fpga.love
EN App
知识库›AMD 社区问答速查›AXI Bridge for PCIe Gen3 重复写响应问题

AXI Bridge for PCIe Gen3 重复写响应问题

PCIe / XDMA社区未闭环原帖 9 个回答 · 577 次浏览|器件：AXI Bridge for Xilinx PCIE Gen3 core v2.1(2016.1) / XC7V980T

一句话结论：升级 core 到 2016.4 后仿真问题解决，硬件待长期验证

现象

同一 AXI ID 收到两个写响应，另一 ID 无响应；仿真与硬件均复现

根因

帖中未明确；仅指出该区域代码在 2016.1 之后已更新，升级到 2016.4 后仿真问题消失

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpgf1SAA/axi-bridge-for-xilinx-pcie-gen3-issues-duplicate

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：AXI Bridge · PCIe Gen3 · write response · core version

就这个问题继续问 AI → ← 返回 AMD 社区问答速查