fpga.love
EN App
知识库›AMD 社区问答速查›自定义UltraScale+板DP报错无法获取PHY lane 0

自定义UltraScale+板DP报错无法获取PHY lane 0

板卡上电与硬件社区未闭环原帖 9 个回答 · 1.7K 次浏览|器件：ZynqMP MPSoC 自定义 UltraScale+ 板（错误码：failed to get PHY lane 0）

一句话结论：补丁仅适用于Ultra96，自定义板需检查设备树时钟定义

现象

辅助DisplayPort报错：zynqmp-display fd4a0000.display: failed to get PHY lane 0

根因

帖中未明确；有回答推测自定义板设备树中时钟未正确定义

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000079LRKdSAO/auxiliary-display-port-error-zynqmpdisplay-fd4a0

相关资料

Vivado 找不到 basys3 板卡定义如何解决？Vivado 2021.2 为何不支持 Spartan-3？Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签：ZynqMP · DisplayPort · device-tree · custom-board

就这个问题继续问 AI → ← 返回 AMD 社区问答速查