fpga.love
EN App
知识库›AMD 社区问答速查›boot.bif中load行顺序错乱导致FSBL交接异常？

boot.bif中load行顺序错乱导致FSBL交接异常？

FSBL 与启动镜像已闭环原帖 9 个回答 · 609 次浏览|器件：2016.3 / Zynq MPSoC

一句话结论：调整bif分区顺序或显式指定destination_cpu可解决交接问题

现象

R5 FSBL无法正确交接给裸机R5应用，交接地址为0x0

根因

bif分区顺序有影响；未指定destination_cpu可能默认R5-0，排在裸机应用前的txt分区被当作R5应用交接，且无入口点信息默认为0

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHl18SAC/20163-zynq-mpsoc-fsbl-fsbl-handoff-bugunderstand

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：FSBL · boot.bif · Zynq MPSoC · handoff

就这个问题继续问 AI → ← 返回 AMD 社区问答速查