fpga.love ← 返回开源项目
首页 / 开源项目 / vtr-verilog-to-routing

vtr-verilog-to-routing

工具链 verilog-to-routing

Verilog to Routing -- Open Source CAD Flow for FPGA Research

EDA、仿真、综合与布局布线类工具，属于 FPGA 开发流程的基础设施。

该项目主题覆盖 cad、eda、fpga、placement、routing、synthesis、verilog、vpr 等方向。

本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。

Star1,283
Fork452
主要语言C++
开源许可NOASSERTION
最近提交2026-11-09
仓库地址https://github.com/verilog-to-routing/vtr-verilog-to-routing
项目主页https://verilogtorouting.org
前往 GitHub 查看源码与 README

仓库标签

cadedafpgaplacementroutingsynthesisverilogvpr

同类项目