工具链 ultraembedded
Various HDL (Verilog) IP Cores
EDA、仿真、综合与布局布线类工具，属于 FPGA 开发流程的基础设施。
该项目主题覆盖 asic、audio、fpga、i2s、rtl、sdram、spi、sram 等方向。
本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。
仓库标签
同类项目