商业航天智能处理载荷FPGA核心电源的瞬态—热—辐照协同设计综述——以国科安芯…

本文为原文全文（约 8412 字），原文配图已同步至站内；细节以原文为准。

摘要：商业航天正在经历从“数据下传、地面处理”向“在轨处理、结果下传”的架构迁移，智能处理载荷的现场可编程门阵列（ FPGA ）与专用集成电路（ ASIC ）被直接推入空间辐射与真空热环境。与平台电子设备不同，这类数字负载工作电压低至0.8V量级、瞬态电流变化率可达每微秒数安培、任务占空比随应用场景剧烈波动，其供电设计同时受到电压精度、负载瞬态、结温与单粒子效应的多重约束。本文采用文献综述方法，梳理星载智能计算架构研究、数字负载电源分配网络研究以及抗辐射数字系统与电源耦合研究三条脉络，并以3A输出、低噪声、高电源抑制比的国科安芯ASP7A84AS低压差线性稳压器为器件级参照，围绕核心电压轨的输入裕度选择、热与效率折中、负载瞬态与去耦网络、上电时序与监控、故障保护与冗余以及辐照条件下的协同加固展开系统分析。分析表明，低电压核心轨的可用输出电流由热边界与输入裕度共同决定，标称3A并不代表任意压差下均可满额输出；在真空环境中，封装热阻的适用条件必须重新审视；而单粒子瞬态的风险需要通过电源监控、负载端容错与批次试验形成闭环。本文试图为在轨智能处理载荷的电源架构提供一套可核算、可验证的设计框架。

关键词：星载智能处理；FPGA核心供电；低压差线性稳压器；负载瞬态；真空热设计；单粒子效应；商业航天

传统遥感与通信卫星遵循“ 传感器采集、星上简单处理、数据下传、地面深度处理”的流水线，星上电子学的主要职责是数据搬运与格式编排。近十年，随着星载处理器性能提升、星上存储容量扩大与人工智能推理框架的轻量化，任务架构开始向“星上初筛、地面精处理”甚至“星上直接出结果”演进。智能处理载荷承担云检测、舰船识别、变化检测、频谱感知等任务，其核心器件通常是FPGA或ASIC；这类器件的共同特征是核心电压低、瞬时电流大、负载变化剧烈，且在轨不可维修。供电设计由此从平台工程的边缘议题，变成决定载荷可用性与寿命的关键环节。

围绕星载智能处理的供电问题，已有研究大致形成三条脉络。第一条脉络关注星载计算架构与器件选型，讨论FPGA、ASIC、数字信号处理器与存储阵列在辐射环境下的算力、功耗与重构能力，但往往把供电简化为“效率与散热”两个指标，对瞬态与噪声的讨论较少。第二条脉络来自地面高性能计算的电源分配网络研究，其成果包括负载线设计、去耦电容网络优化、目标阻抗方法与瞬态噪声测量方法，但这些研究默认环境可控、散热充足，未考虑真空、辐照与降额。第三条脉络研究抗辐射数字系统与电源的耦合，关注单粒子翻转、单粒子瞬态与总剂量对时序、复位逻辑与电源监控的影响，通常把电源视为理想电压源，忽略电源环路自身的单粒子敏感性。三条脉络各自的盲区，恰好构成了在轨智能处理供电设计的真实难点：瞬态、热与辐照不是三个独立问题，而是通过器件参数与系统架构耦合在一起。

本文以国科安芯ASP7A84AS为器件级参照，讨论低电压核心轨的供电设计。选择该器件的原因是，其数据手册给出的3A输出、0.8V最低输出、300mV@3A最大压差、QFN20封装与商业航天级辐照指标，覆盖了FPGA核心轨供电的核心参数维度。第二节分解场景需求；第三节整理参数谱系并讨论低压差设计的物理约束；第四节展开输入裕度、热与效率、瞬态与去耦、时序与监控、保护与冗余的应用分析；第五节讨论辐照条件下的协同加固；第六节给出结论。本文的立场是：供电器件的价值必须通过“负载—环境—任务”三重映射来判定，脱离核心轨负载特性谈电源指标没有工程意义。

（一）智能处理负载的电气特征

现代FPGA与ASIC的核心电源具有三个显著特征。第一是低电压与大电流并存：先进工艺的核心电压降至0.8V至1.0V，而单器件核心电流可达数安培，供电轨的直流精度必须以毫伏甚至亚毫伏尺度核算。第二是高电流变化率：逻辑阵列在时钟沿同步翻转，负载电流在纳秒至微秒尺度上跳变，电流变化率可达每微秒数安培；若电源分配网络的目标阻抗偏高，瞬态电流会在供电路径电感上产生电压跌落，触发时序违例甚至复位。第三是任务占空比的强波动：智能推理任务具有突发性，载荷可能长时间处于待机-唤醒-推理-回传的循环，负载电流的平均值与峰值相差一个数量级；供电器件必须在宽负载范围内保持稳定，并在轻载时维持可接受的静态电流。

与光学焦平面等模拟负载相比，数字核心负载对电源噪声的敏感机理不同。模拟负载关注噪声谱密度在信号带宽内的积分；数字负载更关注电源电压在时序窗口内的瞬态偏差与电源引起的抖动。电源电压的周期性纹波会调制时钟路径延时，表现为时钟抖动与建立保持时间裕度收缩；宽带噪声则可能通过电源网络耦合进锁相环与高速接口。因此，核心轨供电的评价指标应以“瞬态偏差、纹波谱、目标阻抗”为主，而非单纯的低频噪声。

将场景需求投影到器件参数，可得到以下维度。其一是电压与精度：核心轨的直流精度通常要求在满负载范围内保持±1%至±2%，包含初始精度、线性调整率、负载调整率与温度漂移。其二是压差与输入裕度：低电压输出意味着输入轨与输出轨之间的可用压差极为有限，而器件的欠压锁定与压差指标共同决定最小输入电压。其三是瞬态与去耦：核心轨的负载阶跃要求输出电容容量、等效串联电阻与环路带宽匹配，数据手册未量化的瞬态指标必须通过实测确认。其四是热与效率：真空环境下散热以传导为主，结温由耗散功率、封装热阻与安装热阻共同决定；线性稳压器的效率近似为输出电压与输入电压之比，输入轨每抬高一档，耗散同步上升。其五是时序与监控：多轨上电顺序、软启动斜率、电源正常信号与复位逻辑的配合，决定载荷能否可靠启动；在轨可观测性依赖电压、电流与温度遥测。其六是辐照与可靠性：总电离剂量影响参数漂移，单粒子锁定与翻转影响供电持续性，单粒子瞬态可能通过电源网络扰动数字逻辑。其七是尺寸与集成度：核心轨电源应尽量靠近负载布置，以压缩供电路径阻抗，这对封装尺寸与散热方式提出双重要求。

三、ASP7A84AS的参数谱系与低压差约束

ASP7A84AS为3A输出低压差线性稳压器，输入电压范围在无偏置时为1.4V至6.5V、有偏置时为1.1V至6.5V；输出电压固定配置为0.8V至3.95V，可调配置为0.8V至5.2V；3A负载下最大压差300mV，典型值120mV。器件采用QFN20封装，产品系列标注的温度等级为−55℃至+125℃，推荐工作条件表的结温范围为−40℃至+125℃并需在低温端按批次数据确认，辐照指标为 TI D≥100krad(Si)、SEU≥37MeV·cm²/mg或10⁻⁵次/器件·天、SEL≥37MeV·cm²/mg，产品系列型号ASP7A84AS2U标注为商业航天级。对核心轨供电而言，更有意义的是以下一组约束性参数：输出精度±1%对应0.8V至5.2V输出、5mA至2A负载、带偏置并覆盖线性与负载调整率及工作温度，且不含外部电阻公差；过流保护阈值为3.7A至4.7A；短路电流典型1.5A；过温保护阈值典型160℃、迟滞20℃；热阻θJA为30.8℃/W、θJC,BOTTOM为3.2℃/W；软启动时间由NR/SS电容决定，10nF对应约1.28ms、100nF对应约12.8ms。

表1 面向核心轨供电的关键参数（依据数据手册V1.0）

核心轨供电的第一道约束来自压差与欠压锁定。以0.8V核心轨、3A满载为例，数据手册给出的最大压差为300mV，意味着输入轨至少需要1.1V；同时，在带偏置条件下，输入欠压锁定阈值最大为1.09V。两者叠加后，1.1V输入恰好处于“压差刚满足、欠压锁定刚越过”的双重边界，任何输入跌落、纹波或温度漂移都可能导致输出失稳或器件关断。因此，工程上不宜把1.1V作为核心轨的常规输入，而应选择1.2V或更高的中间轨，或者接受由前级开关电源提供的、具有足够动态裕度的1.1V轨。数据手册还给出：无偏置时欠压锁定阈值最大为1.39V，且偏置电压范围为3V至6.5V；若系统无法提供偏置轨，则输入轨必须高于1.39V，这会显著改变效率与热设计。

低压差设计的另一个含义是效率的代价。线性稳压器的输入电流近似等于输出电流，效率近似为VOUT/VIN。0.8V核心轨从1.2V中间轨供电，效率约67%；从1.5V供电，效率约53%；从1.8V供电，效率约44%。对于3A负载，耗散功率分别为1.2W、2.1W与3.0W（未计地引脚电流）。在常温实验台上，2W至3W耗散可以通过敷铜与风冷解决；在真空环境中，同样的耗散必须以传导方式排出，热设计难度显著上升。数据手册给出的θJA=30.8℃/W基于特定JEDEC板条件，在真空中对流项消失，该数值不具备直接适用性；设计应以θJC,BOTTOM=3.2℃/W为起点，叠加 PCB 铜箔扩散热阻、安装界面热阻与结构热阻，核算从结到散热面的总热阻，再按125℃结温上限反推允许耗散。

四、面向智能处理载荷的应用设计分析

（一）输入轨选择与热—效率折中

把热边界与输入裕度放在一起，可以得到输入轨选择的量化方法。设环境温度TA、结温上限125℃、结到环境总热阻为R、允许耗散PD,max=(125℃−TA)/R。以数据手册θJA=30.8℃/W作保守估算：当TA=60℃时，允许耗散约2.11W；扣除输入电流与静态电流的贡献后，1.5V转0.8V方案可用于负载的耗散约2.10W，对应3A负载耗散2.1W，已处于临界；1.8V转0.8V方案对应3.0W，超出约0.9W，必须把输出电流降至约2.1A或降低输入轨。当TA升至70℃时，允许耗散降至约1.79W，1.5V转0.8V方案也无法在3A下工作。这一组算例说明：在核心轨供电中，“3A额定”必须与“输入轨高度、环境温度、热阻”联合解读；把三者分开引用，是宣传性指标最常见的失真方式。

可行的架构策略有三。第一，把中间轨压到最低可用值：例如采用1.2V中间轨供0.8V核心轨，效率约67%，3A下耗散约1.2W，在60℃环境下结温约97℃，留有约28℃裕度。第二，采用“开关电源粗调+线性后级精调”的两级结构：开关电源完成大部分压降并保持高转换效率，线性后级只承担0.2V至0.3V压差，兼顾效率与低噪声。第三，按负载分区供电：把核心逻辑、收发器与接口分置不同电源轨，由多只 LDO 分别供电，单轨电流下降后热设计难度同步下降，缺点是器件数量与布板面积增加。三种策略并非互斥，实际系统往往组合使用；选择依据应是任务剖面下的热预算与可靠性权重，而不是单一效率数字。

（二）负载瞬态与电源分配网络设计

数据手册给出了0.1A至2A负载跳变的典型响应曲线，以及1.4V至2.4V输入跳变的线性瞬态曲线，但未给出数值化的瞬态偏差与恢复时间指标。这一信息结构决定了设计方法：瞬态性能必须通过实测或板级仿真确认，不能从数据手册直接外推。对于FPGA核心轨，建议按以下步骤建立电源分配网络。第一步，依据负载电流阶跃幅度与允许电压偏差，估算目标阻抗目标值（允许偏差除以电流阶跃）。第二步，选择输出电容容量与等效串联电阻，数据手册要求输出电容不低于22μF、推荐47μF低等效串联电阻X7R陶瓷电容，实际取值需与目标阻抗联合计算。第三步，配置前馈电容，数据手册建议在FB与OUT之间接10nF电容以优化交流性能；前馈电容增大可改善瞬态，但过大会影响环路稳定，需在样机上扫描确认。第四步，优化布局，使输出电容、负载输入电容与器件引脚之间的环路面积最小，功率走线短而宽，减少寄生电感。

瞬态验证的工况应覆盖任务真实剖面：推理任务的电流阶跃速率、占空比与重复频率通常高于通用测试条件，且可能与星上其他脉冲负载（如载荷快门、制冷机、发射机）叠加。测试中应同时记录负载端电压、LDO输入端电压与电流波形，区分瞬态偏差中来自LDO环路的部分与来自前级中间轨塌陷的部分。若瞬态偏差主要来自中间轨，则优化对象应是前级变换器的环路与储能，而非LDO本身；这是混合架构调试中最常见的误判。对于在轨不可维修的载荷，建议在电源分配网络中保留电压与电流遥测点，并把瞬态事件的统计信息纳入遥测包，为在轨健康评估提供数据。

智能处理载荷通常包含核心、辅助、接口与存储器等多个电源轨，上电顺序由器件手册与系统时序共同约束。ASP7A84AS的EN引脚可由数字逻辑直接控制，VIH为1.1V至6.5V、VIL为0V至0.4V，接口电流在±0.5μA以内；PG为漏极开路输出，阈值典型84%、迟滞2%，需通过10kΩ至100kΩ电阻上拉。工程实践中的典型时序是：中间轨建立并经前级PG确认后，依次使能核心轨与辅助轨；核心轨PG有效后再释放FPGA复位，最后使能接口轨与时钟。软启动电容的选择需与负载电容、前级限流值联算：数据手册公式为tSTARTUP=1.25×VNR/SS×CNR/SS/INR/SS，其中VNR/SS典型0.8V、INR/SS典型7.8μA，10nF对应1.28ms、47nF约6.0ms、100nF约12.8ms；若FPGA上电浪涌较大，可选用47nF至100nF，把浪涌电流摊平到数毫秒，避免前级变换器触发限流保护。

监控设计应区分“时序信号”与“测量信号”。PG只指示输出电压是否越过84%阈值，幅值信息有限，适合做复位释放条件，不适合做在轨健康评估；后者应通过独立的分压采样与模数转换器实现，采样点建议覆盖LDO输入端、输出端与负载端三处，以便区分输入跌落与输出环路问题。器件具备输出有源放电功能，EN拉低后输出通过内部数百欧姆电阻放电，有利于快速下电与二次上电；但数据手册明确提示，当输入电压低于输出电压时，不可依赖有源放电释放大容量输出电容的电荷，反向电流可能损坏内部功率MOS管。在双轨切换、备份供电与地面测试场景中，这一约束必须写入操作规程。

真空环境下的热设计应遵循“以传导为唯一路径”的原则。QFN20封装的裸露焊盘是主要热出口，数据手册要求其直接连接PCB地平面并尽量扩大铜箔面积，同时建议功率走线采用宽而厚的铜箔。对于3A核心轨，建议采用以下措施：其一，在焊盘下方布置过孔阵列，将热量传导至内层或背面铜箔；其二，把LDO布置在载荷结构的热稳定区域，避免与FPGA、电源转换器等发热器件热耦合叠加；其三，对安装界面使用导热材料，压缩界面热阻；其四，在样机阶段开展热真空试验，实测结温或壳温，反推实际热阻，而不是沿用数据手册的θJA。降额方面，建议按常用宇航降额准则对结温、输出电流与输入电压进行降额，将稳态结温控制在推荐上限以下并保留裕度；过温保护（典型阈值160℃、迟滞20℃）只能作为故障兜底，不应作为常规散热手段。

还需注意温度对精度的影响。数据手册给出的输出精度±1%覆盖工作温度范围，但其测试条件是带偏置、负载5mA至2A且不含电阻公差；若核心轨采用可调输出模式，外部电阻的容差、温度系数与FB引脚±100nA漏电流会叠加到总误差中。以0.8V输出为例，FB漏电流相对误差取决于分压电流：分压电流214μA时约0.047%，分压电流降至21.4μA时升至0.47%。对于亚伏级核心轨，建议优先采用固定输出配置，把精度归属收敛到器件本身；确需可调时，应选用低温度系数、小容差电阻，并按最坏情况核算分压网络误差。

核心轨的失效模式可分为过流、短路、过温与单粒子诱发四类。ASP7A84AS的过流保护将输出电流限制在3.7A至4.7A，短路电流典型1.5A，过温保护在结温超过160℃时关断并在降温20℃后自动重启。这些机制可覆盖大多数电气故障，但不能覆盖以下场景：负载侧局部短路导致限流长期工作、输入轨跌落导致输出欠压、单粒子瞬态导致输出短时扰动。系统工程上，建议采取分层策略：第一层，利用限流与短路保护把故障电流限制在可承受范围；第二层，利用PG与独立电压监视触发负载复位，避免数字逻辑在欠压状态下误动作；第三层，对关键处理单元采用双轨冗余或分区供电，单只LDO失效时降级运行而非整载荷失效；第四层，通过电流遥测与在轨统计分析识别退化趋势，为任务规划提供依据。

冗余设计还需考虑质量、体积与热耗代价。双轨冗余意味着两套LDO与去耦网络，静态功耗与布板面积约增加一倍；对于功率预算紧张的微纳卫星，更现实的做法是“功能分区+故障降级”：把核心运算区与接口区分离供电，任一轨失效时保留基本遥测与安全模式，等待地面指令。此类策略的效果依赖电源架构与软件策略的联合设计，而不是单纯增加器件数量。

ASP7A84AS数据手册给出的商业航天级辐照指标为TID≥100krad(Si)、SEU≥37MeV·cm²/mg或10⁻⁵次/器件·天、SEL≥37MeV·cm²/mg。对于智能处理载荷，辐照问题具有双重性：一方面，FPGA与存储器自身的单粒子翻转需要由配置刷新、纠错编码与三模冗余等机制处理；另一方面，为这些机制提供能源与基准的电源网络，也可能因单粒子效应发生扰动。线性稳压器的敏感节点包括误差放大器、带隙基准与保护逻辑，单粒子瞬态可能表现为输出瞬时跌落或过冲，单粒子锁定则可能导致输入电流骤增。数据手册给出的SEL与SEU阈值是设计与筛选依据，任务级仍应结合轨道通量、屏蔽布局与器件批次开展试验：对总剂量，可在钴源或质子源下进行偏置辐照，考察输出电压、静态电流与调整率退化；对单粒子，可在重离子或质子束流下监测输出波形与电流，区分可恢复瞬态与锁定态。

系统级加固与器件级指标同等重要。建议措施包括：其一，在LDO输出端配置足够的去耦电容，为单粒子瞬态提供本地电荷缓冲，避免扰动直接传导至FPGA核心；其二，把电源监视与看门狗逻辑独立于被监视电源供电，防止共因失效；其三，在任务软件中设计安全模式，当检测到持续欠压或电流异常时，关闭非关键载荷、保留遥测与恢复通道；其四，对关键任务阶段采用“计算—校验—回滚”流程，使单粒子扰动的影响可以在地面或星上被识别与纠正。需要强调的是，数据手册的辐照指标不替代批次试验与系统验证；商业航天级器件的价值，在于把辐照设计前置到器件级，从而降低系统级加固的复杂度与成本，而不是取消系统级评估。

在轨智能处理把商业航天的价值链条从“传数据”推向“传结果”，也把FPGA与ASIC的核心供电推向系统设计的前台。本文以ASP7A84AS为器件级参照，分析了低电压核心轨供电的三类核心矛盾：压差与输入裕度之间的矛盾、效率与热耗之间的矛盾、瞬态性能与在轨可验证性之间的矛盾。器件给出的3A输出、0.8V最低输出、300mV@3A最大压差、120mV典型压差、±1%精度与商业航天级辐照指标，为0.8V至1.2V核心轨提供了一套可用的设计起点；但这些参数的成立条件——输入轨高度、环境温度、热阻路径、外部电阻公差与测试条件——必须逐项落入设计文件。对于智能处理载荷而言，电源架构的最终评价标准，不是单只LDO的参数高低，而是“在任务剖面下，核心轨的电压是否始终落在时序裕度之内、结温是否始终落在降额区间之内、单粒子扰动是否总能被系统识别并恢复”。把这三个问题回答清楚，算力上星才有稳固的能源底座。

商业光学遥感载荷焦平面供电链的低噪声稳压器研究综述 —— 以国科安芯 ASP7A84AS 型 3A 低压差线性稳压器为器件