Achronix解读Speedcore eFPGA IP集成

集成Speedcore eFPGA IP

尽管Speedcore的设计与集成方法高度灵活，能够适应SoC/ASIC开发流程中的显著差异，但遵循一些通用原则和指南将使开发与集成工作更简单、更顺畅、更高效：

基于上述内容，设计与集成方法的简要总结如下：

如需了解更多关于如何在设计中集成Speedcore eFPGA IP的信息，请下载《SoC中的eFPGA加速——理解Speedcore IP设计流程（WP008）》白皮书。