Bunnie黄推半开源22nm SoC，主打可核查

高保障计算的门槛不在性能，而在每颗晶体管能否被追查。Andrew “Bunnie” Huang 主导的 Baochip-1x 把这一诉求做成实物：22nm 工艺、RISC-V 单核、带 MMU，源码与评估板一并放出。

从Precursor到独立SoC

Baochip-1x 的设计大量沿用 Precursor 设备中基于 FPGA 的 CPU，后者被描述为可完全验证的通信器设计。SoC 带有 MMU，可运行支持 RV32IMAC 指令集的软件；配套提供《Coder’s Guide》以及 SystemVerilog、Verilog 源码。这意味着它面向的不是拿现成芯片跑应用的团队，而是需要把设计逐层摊开检查的人。半开源的分寸在于：源码可见，但并非全部环节都开放。

350MHz单核与RRAM配置

芯片内部是一颗 350 MHz 的 VexRISC-V 核心、4 MB 阻变存储器（RRAM）和 2 MB SRAM，并集成大量安全相关特性。RRAM 在这里不是常见的嵌入式闪存替代叙事，而是与高保障场景的存储可核查性绑在一起。官方还提供外形接近 Raspberry Pi Pico 的“Dabao”评估板，以及 DIY 组装流程。真正的问题在于，350 MHz 单核的算力定位与安全特性之间如何取舍，素材未给出更多性能数据。

示意图

三条要点

Baochip-1x 采用 22nm，单核 350 MHz VexRISC-V
带 MMU，可跑 RV32IMAC 软件，提供 SV/Verilog 源码
配 4 MB RRAM、2 MB SRAM 与 Dabao 评估板

对我们的影响

对国内做高速接口和板卡的工程师，这颗芯片不构成直接替代：350 MHz 单核、RV32IMAC 的定位不在接口吞吐或实时处理的主战场。它的参考价值在方法层面——半开源 SoC 把源码、评估板和文档一起交付，说明高保障设计可以不走“黑盒芯片加保密协议”的老路。若团队涉及可信启动、可核查存储或 RISC-V 软核验证，Baochip-1x 的 SystemVerilog 源码和 RRAM 配置值得拆开看；供应链上它尚未公布量产与渠道信息，不能作为国产替代的现成选项。

RISC-V高保障RRAM开源SoC

fpga.love