Achronix宣布为Speedster7t FPGA推出高性能JESD204C IP核

新IP每通道提供高达32 Gbps的数据速率、确定性延迟和可扩展连接能力，适用于下一代波段转换器系统。

加利福尼亚州圣克拉拉，2026年8月26日——数据加速FPGA领域的领导者Achronix Semiconductor Corporation宣布，面向Speedster®7t FPGA系列的高性能JESD204C IP核现已可用。该IP核专为将先进的模数转换器（ADC）和数模转换器（DAC）连接至可编程逻辑而设计，每个IP核支持每通道高达32 Gbps的数据速率、每链路最多8个通道，提供高达256 Gbps的聚合串行线速率，而组合多达4个IP核可实现高达1 Tbps的聚合性能。该基于标准的IP核使Speedster7t FPGA能够与来自Analog Devices和Texas Instruments等领先供应商的超高速JESD204B和JESD204C转换器实现无缝对接。

随着AI向无线基础设施、航空航天和医学成像领域扩展，系统需要更丰富的真实世界数据采集能力。这推动了对更高采样率、分辨率和通道密度转换器的需求，同时对实时计算和内存带宽的要求也不断提高。Achronix JESD204C IP核提升了通道速率和有效载荷效率，同时增强了链路稳健性，并保持与JESD204B的完全向后兼容，帮助客户以最小的开发风险迁移传统系统。

“AI正在那些一直依赖快速、精确数据转换的市场中创造出新的性能需求，”Achronix产品营销高级总监Jay Aggarwal表示。“我们的JESD204C IP核将灵活、确定性的转换器接口与Speedster7t架构的112 Gbps SerDes、2D片上网络、高带宽GDDR6内存接口和嵌入式机器学习处理器相结合。客户可以实时采集、分发、存储和处理更多数据，同时保留FPGA平台的自适应性。”

高性能、灵活的JESD204C连接

Achronix JESD204C IP核专为高带宽、多通道转换器系统而设计，支持：

Speedster7t架构连接转换、存储与AI计算

Speedster7t FPGA集成112 Gbps SerDes，提供32 Gbps JESD204C链路所需的信号完整性。2D片上网络（NoC）在整个器件内提供高带宽传输，减少可编程路由拥塞和功耗。

Speedster7t器件是唯一配备嵌入式GDDR6内存控制器的FPGA，可提供高达4 Tbps的总带宽，用于缓冲海量数据集以支持实时信号处理和AI推理。嵌入式机器学习处理器（MLP）在数据源头加速数字信号处理，而高吞吐量PCI Express Gen5接口则可将处理后的数据快速传输至主机系统。

该IP包包含Achronix ACE设计环境中的图形界面、可综合的VHDL/Verilog设计文件、模板及示例设计。经过硬件验证的演示包含VectorPath®加速卡的配置脚本，以及完整的仿真工具和测试平台。

Achronix JESD204C IP核现已面向Speedster7t FPGA供货。为支持评估和系统测试，Achronix提供免费、限时的IP核评估版本。如需产品文档或申请评估核，请访问www.achronix.com或联系sales@achronix.com。