Achronix与BigCat Wireless合作，为5G/6G无线应用带来前所未有的能效与性能

波束成形应用的DSP内核在Achronix Speedster7t FPGA上实现491.52 MHz运行频率

加利福尼亚州圣克拉拉，2024年11月12日——高性能FPGA和嵌入式FPGA（eFPGA）IP领域的领导者Achronix Semiconductor Corporation宣布与BigCat Wireless达成战略合作伙伴关系，利用Speedster®7t FPGA上创新的机器学习处理器（MLP）满足5G无线应用及未来6G标准的先进信号处理需求。此次合作旨在通过将Achronix Speedster7t FPGA与BigCat Wireless前沿的数字信号处理（DSP）IP相结合，革新5G网络的下层物理层（PHY）。

该战略合作重点在于利用创新的Speedster7t FPGA二维片上网络（NoC）架构与革命性的MLP（专为复杂信号处理而设计），显著提升5G下层PHY的性能与效率。

Speedster7t MLP针对高速并行处理进行了优化，可提供卓越的计算能力和灵活性，而BigCat的DSP IP则通过其先进算法和高性能内核进一步增强这些能力。这些互补资源相结合，有望提供业界领先的5G信号处理解决方案，并附加AI/ML能力以增强不断演进的6G解决方案中的无线性能——为速度和效率树立新标准。

大规模MIMO与波束成形用例

BigCat的DSP IP通过使用高度优化的DSP内核，能够在高达491.52 MHz的频率下处理复杂的浮点运算，从而实现5G空间波束成形及其他大规模多输入多输出（MIMO）应用。用于矩阵乘法的DSP内核可扩展至处理最高64 × 64的维度，并可根据资源占用和延迟进行调节。同时，快速傅里叶变换（FFT）可配置为最高4k采样点，支持多种带宽和子载波间隔。此外，信道滤波支持将系数存储在RAM中，以实现运行时配置。

Achronix Semiconductor产品规划副总裁Nick Ilyadis表示：“我们很高兴与BigCat Wireless合作，将我们机器学习处理器的能力推向5G及未来6G技术的前沿。通过将我们的MLP与BigCat的DSP IP相结合，我们正在打造一款解决方案，在5G信号处理中实现最高性能和效率标准，同时为未来的6G解决方案奠定基础。”

BigCat Wireless董事总经理Kannan G表示：“这一战略合作将使客户能够无缝地将Achronix FPGA和嵌入式FPGA（eFPGA）技术与BigCat Wireless经过优化、可即刻部署的设计相结合，这些设计专门针对带有MLP的Achronix架构进行了调优。BigCat Wireless与Achronix之间的这种协同效应将推动前沿5G解决方案的开发和部署，并在行业向6G过渡的过程中提供坚实的基础。我们共同致力于为客户提供引领下一代无线通信所需的工具、技术和IP。”

如需了解更多信息或申请演示，请访问Achronix网站。