开源工坊
Yosys + nextpnr：开源综合布线全流程实战
图：Yosys + nextpnr：开源综合布线全流程实战 · 主题示意图
Yosys（综合）+ nextpnr（布局布线）构成 FPGA 开源工具链核心，本文用一次真实上板流程讲清全链路与适用边界。
1. 开源工具链全家桶
开源 FPGA 流程的核心组合：Yosys 负责 RTL 综合（Verilog→网表），nextpnr 负责布局布线（网表→bitstream 描述），仿真侧用 iverilog/Verilator。三者协同构成了可完整走通"RTL→上板"的开源链路。
2. 器件支持现状
ICE40、ECP5、高云 GW1N 等系列已获得完整支持；Artix-7 方向在 fpga-toolchain 等项目推动下逐步成熟。选择器件时先确认开源工具链的支持等级，避免"综合了却布不了线"。
3. 实战流程五步
- 编写 RTL 与约束（SDC/引脚约束）；
- Yosys 综合：生成网表并检查层级与资源估计；
- nextpnr 布局布线：观察时序报告与拥塞；
- 生成 bitstream 并上板验证；
- 配合 ILA/逻辑分析仪或串口打印调试。
4. 价值与边界
开源链路适合教学、原型与中小规模设计：零授权成本、可脚本化、便于 CI 集成。局限在于高端器件支持、复杂时序约束与 IP 生态仍依赖商业工具。作为开发者，值得把开源流程作为"第二工具链"掌握。