新手学院
给 FPGA 新手的 100 天路线图
图：给 FPGA 新手的 100 天路线图 · 主题示意图
FPGA 学习最大的坑不是"难"，而是"不知道下一步该干嘛"。这份路线图按 100 天切四段，每段都有可验证的产出物——做完一件再进下一件，不焦虑。
| 阶段 | 内容 | 可验证产出 |
|---|---|---|
| 阶段一 第 1–2 周 |
数字电路基础（与或非门、触发器、组合/时序逻辑）+ Verilog 语法基础（module、always、assign、阻塞/非阻塞赋值） | 写出一个计数器与一个有限状态机（FSM）并仿真通过 |
| 阶段二 第 3–6 周 |
买一块入门开发板（预算 100–300 元即可起步，国产厂商入门板性价比高），做 LED 流水灯、按键消抖、数码管、UART 回环 | UART 收发打通：PC 发数据，板子回显 |
| 阶段三 第 7–10 周 |
验证与调试入门：仿真激励编写、时序约束（时钟约束）、ILA/ChipScope 在线调试、认识时序报告 | 把一个"仿真能跑、上板不亮"的例子调试到正确，并写清原因 |
| 阶段四 第 11–14 周 |
进入开源生态：Verilator 做仿真、Yosys/nextpnr 玩开源综合布线、LiteX 搭 SoC；参加竞赛或维护一个小项目 | 在 GitHub 开源一个完整小项目（含 README 与仿真） |
三条重要建议
- 先仿真、再上板：90% 的逻辑错误应该在仿真阶段暴露。仿真环境免费、快、可重复，是学习成本最低的验证手段。
- 把"上板不亮"当成最好的老师：调试能力是 FPGA 工程师的核心竞争力。每次翻车记录三件事——现象、猜测、验证方法。
- 尽早接触开源社区：Verilator、Yosys、LiteX、OSVVM 都是活跃的开源项目，读它们的文档和 issue，比看二手教程成长快得多。
资源建议（按优先级）
- 官方文档与例程：所选开发板厂商的例程库（首选项）；
- 开源教程：Verilog 官方风格指南、Verilator 文档、Yosys 文档；
- 社区：国内 FPGA 论坛与竞赛社区、GitHub 上的 FPGA 合集仓库；
- 本刊"开源工坊"栏目本期起同步推出，逐期拆解 Verilator / Yosys / LiteX 实战。