AXU2CGB-E SoC 开发板

官方规格要点

以下文字直接取自 ALINX 官网该产品详情页，未经本站改写。

Xilinx Zynq UltraScale+ MPSoC AI FPGA 开发板 XCZU2CG AXU2CGB-E

Xilinx Zynq UltraScale+ MPSoC FPGA

高端开发板

支持 XILINX Vitis-AI DPU

满足网络通信、高速数据交换存储、工业控制、深度学习、AI 智能、云计算、4K 视频传输处理以及航空航天应用

·ARM 处理器

• 双核 ARM CORTEX-A53 + 双核 ARM CORTEX-R5

·2GB DDR4

• PS 端 2GB DDR4

·DP 接口

• 最高支持 4K@30Hz 或 1080P@60Hz 输出

·FLASH 存储

• 8GB eMMC FLASH/256Mbit QSPI FLASH
• 丰富的扩展接口 多领域开发高速传输
• 采用核心板加扩展板的模式，方便用户对核心板的二次开发利用

·高速数据传输接口

技术支持

结构化规格

结构化字段由官网产品页抓取整理（规格库更新 2026-11-04），与上面官方原文互为对照。

PCIe 能力

官网原文：1 x PCIe Gen2 x1 (PS), 5GT/s

结构化解读：PCIe Gen2 x1；单通道 5 GT/s；仅系统侧（PS），非扩展插槽；PL 侧无 GT 收发器。

官网核对说明：XCZU2CG 芯片：PS 端 Gen2 x1 可作低带宽 PCIe 扩展（如 NVMe/外设）或 M.2/USB3 系统功能；ALINX AXU2CGB 开发板未引出 PCIe 扩展接口、PL 无 GT（CG 后缀）无高带宽 PCIe，故板卡层面加速卡/DPU 不适用。英文官网 "1 x PCIe Gen2 x1 (PS)" 即 PS 端系统 PCIe。中文页 "5Gbps" 系 "5G Baud" 误写。

适用性判定（本站整理）：只能做系统侧：PCIe 在 PS 端、PL 无 GT 收发器，无法作为主机加速卡。

配套开发环境与资料

• 02. 安装虚拟机、Ubuntu 系统
• 03. Ubuntu 安装 Linux 版 Vitis 软件
• 04. Petalinux 工具安装
• 05. NFS 服务软件安装
• 07. Linux 常用命令
• FPGA 实验篇
• 01. Ultrascale+ MPSoC 介绍
• 03. 开发板硬件介绍
• 04. Verilog 基础模块介绍
• 05. PL 的 "Hello World"LED 实验

以上目录同样摘自官网产品页，完整清单与下载方式见官网。

同系列其他板卡